国产晶圆检测装备再突破：御微半导体发布i12-FEB5，瞄准先进制程与先进封装痛点
引言
在半导体制造不断迈向更小制程、更高集成度的背景下，晶圆检测已从“辅助环节”升级为决定良率与量产效率的关键工序。日前，合肥御微半导体技术股份有限公司在第三届长春国际光电博览会上正式发布i12-FEB5晶圆边背缺陷检测设备，面向2x nm及以下先进制程和3D IC/HBM封装场景，聚焦晶圆边缘与背面两大高难度检测区域，为国产高端检测装备进一步打开了应用空间。
技术突破：边背面检测走向亚微米级精度
晶圆边缘和背面长期是制程检测中的难点。一方面，边缘区域形态复杂、信号干扰强，容易出现微小崩边、裂纹等缺陷；另一方面，背面经过减薄、键合、堆叠等工艺后，缺陷更隐蔽，对检测精度和稳定性提出更高要求。i12-FEB5针对这些痛点，能够实现0.125μm量级边缘缺陷和0.5μm量级背面缺陷检测，体现出国产设备在高精度识别能力上的持续进步。
据介绍，该设备可一次扫描同步获取多模态信号，在保证检测灵敏度的同时兼顾量产效率。这一点尤为关键。对于先进制程和先进封装而言，检测不仅要“看得见”，更要“看得快、看得准、看得稳”。单纯提高分辨率并不足以支撑规模化生产，如何在效率、精度和稳定性之间找到平衡，才是设备能否真正进入产线的核心。
功能延展：从缺陷检出走向质量管控
相较于传统单一缺陷检测方案，i12-FEB5还具备多维边缘量测能力，可对晶圆边缘、轮廓、键合中心度等关键参数进行全面量测。这意味着设备的价值已不局限于缺陷筛查，而是进一步延伸至尺寸控制、对准精度和工艺一致性管理，能够为前道制造及先进封装环节提供更完整的质量数据支撑。
在2x nm及以下逻辑芯片和高端存储芯片制造中，任何微小偏差都可能影响后续光刻、键合或堆叠良率；在TSV、背面减薄和堆叠封装场景中，边缘与背面质量更直接关系到器件可靠性。因此，i12-FEB5的落地不仅是一台设备的发布，更代表着国产检测装备向“工艺节点深度适配”迈出了关键一步。
智能升级：AI赋能降低误检与使用门槛
值得关注的是，该系统搭载自研在线AI识别算法，相较传统方案可将缺陷误检率降低80%。对于产线而言，误检率下降意味着更少的无效复判、更低的人工干预成本以及更高的设备利用效率。尤其在高产能制造环境中，检测环节一旦频繁误报，不仅拖慢节拍，还会影响整体良率判断。
同时，i12-FEB5简化了操作流程，无需提前创建硅片处方，有效降低了产线使用门槛。这种从“专业化设备”向“易部署、易上手、易集成”方向的演进，反映出国产半导体装备企业正在从单点技术突破，走向系统化产品能力建设。对客户而言，设备能否快速导入、稳定运行并与现有产线兼容，往往比参数表上的极限指标更具现实意义。
产业意义：国产替代进入高端检测深水区
当前，全球半导体产业竞争加剧，先进制程与先进封装已成为技术博弈的重点领域。检测设备作为制造链条中的“眼睛”，其国产化程度直接关系到产业链安全与自主可控能力。御微半导体此次新品已通过多家头部客户验证，说明国产装备在真实产线中的可靠性正逐步获得认可，也为后续规模化替代奠定了基础。
公司市场总监曾安生表示，AI浪潮下，半导体制程持续迭代，检测难度大幅提升，多技术融合与AI协同将成为提升芯片良率的核心路径。这一判断具有较强前瞻性。未来的晶圆检测不再是单一成像技术的比拼，而是光学、算法、数据与工艺理解能力的综合竞争。谁能更深入理解制程、谁能更快把检测结果转化为工艺优化建议，谁就更有可能在高端装备赛道中建立长期优势。
结论
总体来看，i12-FEB5的发布，既是御微半导体在晶圆边背检测领域的重要成果，也折射出国产半导体装备正加速向高精度、高智能、高可靠方向演进。面对先进制程与先进封装带来的新挑战，只有持续突破核心技术、提升产品适配能力，并在真实产线中不断验证迭代，国产装备才能真正实现从“可用”到“好用”、再到“领先”的跨越。随着更多类似产品落地，国内半导体制造与封装企业将拥有更坚实的国产化装备支撑，产业链自主可控能力也将进一步增强。